<kbd id='763fsa'></kbd><address id='763fsa'><style id='763fsa'></style></address><button id='763fsa'></button>

              <kbd id='763fsa'></kbd><address id='763fsa'><style id='763fsa'></style></address><button id='763fsa'></button>

                      <kbd id='763fsa'></kbd><address id='763fsa'><style id='763fsa'></style></address><button id='763fsa'></button>

                          您的當前位置:首頁->新聞中心
                          新聞中心

                          ANSYS獲台積電SoIC先輩3D晶片堆疊技術認證

                          标签:先輩,晶片,堆疊,技術,認證  2019-4-26 13:23:46  预览

                          ANSYS針對台積電 (TSMC) 创新系统整合晶片 (TSMC-SoIC) 先輩3D晶片堆疊技術开发的解决方案已获台積電認證。SoIC是一种运用Through Silicon Via (TSV) 和chip-on-wafer接合制程,針對多晶粒堆疊系统层级整合的先輩互连技術,对高度复杂、要求严苛的云端和资料中心应用而言,能提供更高的电源服从和效能。

                          本文引用地址:http://www.esouou.com/eepw.com7843/article/201904/399932.htm

                          ANSYSSoIC多物理场 (multiphysics)解决方案支援萃取(extraction)多晶粒共同模拟 (co-simulation) 和共同分析 (co-analysis)、电源和讯号完备性分析、电源和讯号电子迁移(electromigration;EM)分析以及热和热应力分析。

                          除SoIC認證外手機網站開發,台積電也驗證了運用ANSYS RedHawk、ANSYS RedHawk-CTA、ANSYS CMA、和ANSYS CSM的最新Chip-on-Wafer-on-Substrate (CoWoS) 封装技術叁考流程,以及对应的系统层级分析晶片模型。

                          台積電设计基础架构行销事业部资深协理Suk Lee透露表现:「我们对与ANSYS合作推出TSMC-SoIC的成果感到特别很是写意。这让客户可以知足云端和资料中心应用持续增加的效能、可靠度和电源需求。本次合作结合了ANSYS的完备晶片-封装共同分析(chip-package co-analysis)解决方案及台積電的SoIC先輩制程堆疊技術,来因应复杂的3D-IC封装技術多物理场挑衅。」

                          ANSYS总经理John Lee透露表现:「我们的3D-IC解决方案因应了复杂的多物理场挑衅,知足严苛的电源、效能、散热和可靠度需求。ANSYS提供完备晶片感知 (chip aware) 系统和系统感知 (system aware) 晶片signoff解决方案,帮助共同客户更有信念地加速设计整。」